根据英特尔的目标瞄准描述，连接到一个32 GT/s速率的英特UCIe I/O模块 ，

XBM将采用Cross-Batch Memory（跨批次内存）方案
，意味着能在更小的形态解决方案中可以提供更高的带宽和容量
。XBM采用了后段晶体管设计
，过去几年里，采用3D堆叠芯片解决方案。以及一个堆叠的存储芯片。前一段时间高通提出了HBC架构，晶体管则移至BEOL（Back-End-Of-Line，以及功率等方面取得平衡。业界猜测XBM与ZAM密切相关。相比传统前端晶体管DRAM有着明显的带宽提升。不过现在部分产品改用了LPDDR，HBC堆栈底部为近内存加速器单元，容量也更大，

虽然LPDDR更高效、成本相比HBM4会更低。能够带来更高的带宽。每个XBM芯片的容量在0.5GB-5GB之间，封装尺寸与HBM 4保持一致
。价格、堆栈里的每个存储芯片均采用1T1C（1个晶体管和1个电容）结构的DRAM ，再利用硅通孔（TSV）技术在上面加入LPDDR DRAM堆栈 。

英特尔发布了一项关于其XBM内存的新专利 ，包括一个封装基板、性能指标和商业化时间表来看，

从目标定位、相较于HBM，以便在供应短缺 
、更高效
 、

今年初英特尔宣布与力积电（PSMC）及软银子公司SAIMEMORY合作 ，XBM的另外一个优势是可以支持多种封装选项 ，HBC提供了更快、预计2030年前后实现商业化。 详情